摘 要：本文以锁相环芯片ADF4001BRU 为核心，利用CPLD 芯片XCR3064XLVQ44 控制ADF4001BRU 输出，与环路滤波器和压控振荡器共同构成锁相频合电路，设计实现了一32.768MHz 的正弦波输出。
关键词：ADF4001BRU；锁相环；CPLD
中图分类号：TN74 文献标识码：A 文章编号：2096-4706（2018）04-0055-02
Design of PLL Frequency Synthesizer Circuit Based on the ADF4001
DONG Xiaoli
（Guangzhou Haige Communications Group Incorporated Company，Guangzhou 510663，China）
Abstract：In this paper，the PLL chipADF4001BRU as a core，CPLD chip XCR3064XLVQ44 control ADF4001BRU output， jointly phase-locked loop filter and voltage controlled oscillator constitute frequency synthesizer circuit，implementing a 32.768MHz sine wave output.
Keywords：ADF4001BRU；phase-locked loop；CPLD
参考文献：
[1] 远坂俊昭. 锁相环（PLL）电路设计与应用 [M]. 何希才，译. 北京：科学出版社，2006.
[2] 张雪. 基于ADF4351 低噪声频率合成器设计与实现 [J].科技展望，2015.
[3] 李页瑞. 基于ADF4350 锁相频率合成器的频率源设计与实现 [J]. 电子技术应用，2016.
作者简介：董小丽（1985-），女，汉族，河南濮阳人，通信工程师，射频电路设计师，哈尔滨理工大学硕士研究生，研究方向：射频电路设计。