摘 要：随着时代的不断进步，电子数据的使用越来越广泛，随之而来的便是如何保证电子数据的安全。文章介绍了 128位 AES 加密算法在 FPGA 上的实现并对其进行验证。采用 Verilog 硬件描述语言对电路进行设计，通过 PC 端与 FPGA 端的串口通信，成功从 PC 端输入明文和密钥并发送至 FPGA 开发板，FPGA 经过 AES 加密计算之后将输出的密文返回到 PC 端，从而实现了 AES 加密算法在 FPGA 上的实现与验证。
关键词：信息安全；FPGA；AES 加密算法
DOI:10.19850/j.cnki.2096-4706.2022.10.006
中图分类号：TP309 文献标识码：A 文章编号：2096-4706（2022）10-0029-03
FPGA Implementation of AES Encryption Algorithm
GAN Zhichao
(School of Public Security Information Technology and Information, Criminal Investigation Police University of China, Shenyang 110168, China)
Abstract: With the continuous progress of the times, the use of electronic data is more and more widely, followed by how to ensure the security of electronic data. This paper introduces the implementation of 128 bit AES encryption algorithm on FPGA and verifies it. This paper uses Verilog hardware description language to design the circuit. Through the serial port communication between PC and FPGA, plaintext and key are successfully input from PC and sent to FPGA development board. After AES encryption calculation, FPGA returns the output ciphertext to PC, thus realizing the implementation and verification of AES encryption algorithm on FPGA.
Keywords: information security; FPGA; AES encryption algorithm
参考文献 :
[1] 梁文丽．基于 AES 算法加密电路的可重构研究与实现 [D].南京：东南大学，2009．
[2] 梁旭，凌朝东，张丽红．基于 FPGA 的 AES 算法的实现 [J].通信技术，2011，44（12）：111-113+116．
[3] 樊景博，辛建军．分组密码算法 Rijndael 的优化实现 [J].咸阳师范学院学报，2007（4）：43-45．
[4] 蔡志翔．AES 密码算法加速器的设计与实现 [D]．杭州：浙江大学，2010.
[5] 冯志兴．AES 算法在移动存储加密系统中的硬件设计 [D].上海：上海交通大学，2009.
[6] 邵金祥．AES 加密算法的 FPGA 高速设计 [D]．成都：西南石油学院，2005.
[7] 高磊，戴冠中．AES 算法中 SubBytes 变换的高速硬件实现 [J]．微电子学与计算机，2006（7）：47-49．
[8] 宋军辉．基于先进加密标准（AES）算法的加密芯片设计[D]. 南京：南京理工大学，2004．
[9] 吕游，刘刚．AES 算法的 FPGA 优化实现 [J]．山西电子技术，2007（1）：31+57．
作者简介：甘志超（1999—），男，汉族，福建漳州人，硕士研究生在读，主要研究方向：数字图像水印。