中图分类号：TN405        文献标识码：A         文章编号：2096-4706（2019）24-0028-03

Research on Optimization Method of Electronic Packaging Structure for Silicon Substrate Chip

YUAN Fengjiang

（Foshan Blue Rocket Electronics Co.，Ltd.，Foshan 528051，China）

Abstract：With the rapid development of miniaturization of electronic products，electronic packaging technology has become one of the key manufacturing technologies in the electronics industry. This article describes the existing packaging technology，proposes improvement measures from the aspects of lead frame fabrication，core carrier fabrication，and plastic packaging material selection，and proposes corresponding optimization measures from a structural perspective，which can effectively solve the delamination problem of semiconductor device and improve the yield of existing products.

Keywords：lead frame；packaging；layering；structural optimization

参考文献：

[1] 李可为. 集成电路芯片封装技术 [M]. 北京：电子工业出版社，2013.

[2] 许海渐，陈洪芳，朱锦辉，等. 塑料封装集成电路分层浅析及改善研究 [J]. 电子与封装，2012，12（10）：3-6+27.

[3] 肖海洪. 塑封分立器件的分层问题研究 [D]. 成都：电子科技大学，2012.

[4] 万延树. 塑料封装可靠性问题浅析 [J]. 电子与封装，2007（1）：8-13.

[5] 方强. 塑封功率器件分层失效机理研究与工艺改进 [D].上海：复旦大学，2009。