摘 要：随着电子设备信号传输速率的提高，电路板布线密度增大，PCB 设计对信号完整性的影响越来越大。为了解决电子产品设计初期信号完整性问题，以 DDR4 高速并行总线为例，改变 DDR4 数据传输线 PCB 设计参数，采用无码间干扰方法仿真测试，得到合理的 PCB 布线方法，提高信号的完整性。同时对网络负载端阻抗不匹配问题进行 RC 并联阻抗匹配优化，有效地解决高速信号完整性问题。
关键词：信号完整性；PCB 设计；DDR4；无码间干扰
DOI:10.19850/j.cnki.2096-4706.2021.04.011
基金项目：2020 年广东高校教师特色创新 研究项目（2020DZXX07）
中图分类号：TN41 文献标志码：A 文章编号：2096-4706（2021）04-0043-05
Research on High-speed Circuit Board Design Based on Signal Integrity Simulation
LI Fang
（Software Engineering Institute of Guangzhou，Guangzhou 510990，China）
Abstract：With the increase of signal transmission rate of electronic equipments and the increase of wiring density of circuit board，the influence of PCB design on signal integrity is becoming greater and greater. In order to solve the signal integrity problem in the initial stage of electronic product design，taking DDR4 high-speed parallel bus as an example，change the PCB design parameters of DDR4 data transmission line，and adopt non inter-code interference method to carry out the simulation test，so as to obtain a reasonable PCB wiring method and improve the signal integrity. At the same time，in view of the problem of impedance mismatch of the network load，the RC parallel impedance matching optimization is carried out to solve effectively the problem of high-speed signal integrity.
Keywords：signal integrity；PCB design；DDR4；non inter-code interference
参考文献：
[1] 李川，王彦辉，郑浩 .DDR4 并行互连传输串扰特性仿真 与分析 [J]. 计算机工程与科学，2019，41（4）：612-617.
[2] 缑新科，王妮儿，任崇玉 .PCB 参数对 LPDDR3 信号完 整性的影响 [J]. 兰州理工大学学报，2017，43（2）：92-96.
[3] Btarunr. Samsung Develops Industry’s First DDR4 DRAM， Using 30nm Class Technology [EB/OL].（2011-01-04）.https://www. techpowerup.com/137663/samsung-develops-industrys-first-ddr4-dram using-30nm-class-technology.
[4] 于争．信号完整性揭秘 [M]．北京：机械工业出版社， 2013：140-152．
[5] 王慧，赵爱华 . 由阻抗连续特性求传输线的阻抗 [J]. 微型机与应用，2014，33（11）：83-85.
[6] HRUSKA J. RAMing speed：Does Boosting DDR4 to 3200MHz Improve Overall Performance ？ [EB/OL].（2015-02-05）. https://www.extremetech.com/extreme/198894-raming-speed-doesboosting-ddr4-to-3200mhz-improve-overall-performance.
[7] 卞保平 .LPDDR4 高速并行总线的信号完整性分析 [D]. 杭州：中国计量学院，2016
[8] MCCRACKEN T C，LEE J C，WU PC，et al. Method and system for conducting design explorations of an integrated circuit： US8051397B2 [P].2011-11-01.
[9] PARK J，KIM J J，KIM H，et al. Eye diagram estimation of 8B/10B encoded high-speed serial link for signal integrity test using silicone rubbersocket [C]//2016 IEEE International Symposium on Electromagnetic Compatibility.Ottawa：IEEE，2016：467-471.
[10] 王海三 .DDR 总线信号完整性分析技术研究 [D]. 上海： 华东理工大学，2015.
[11] HALL S H，HECK H L. Advanced Signal Integrity for HighSpeed Digital Designs [M].New Jersey：John Wiley & Sons，Inc.，2008.
[12] 汤巧治，陈双燕 . 无码间串扰基带传输系统的仿真设 计 [J]. 山西大同大学学报（自然科学版），2020，36（3）：14- 18+32.
[13] 樊昌信，曹丽娜 . 通信原理：第 7 版 [M]. 北京：国防工 业出版社，2013.
[14] HAZERI A. Compact microstrip dual-narrowband bandpass filter with wider rejection band [J].Electromagnetics，2018，38（6）： 390-401.
[15] 周子翔.基于DDR4高速并行总线的眼图分析 [D].西安： 西安电子科技大学，2015.
作者简介：李芳（1982.06—），女，汉族，广东梅州人，电 子系教师，讲师，硕士，研究方向：电子技术。