摘 要：文章通过分析共源共栅功率放大器的基本原理，提出了一种新颖的基于 cascode 级间电路结构，通过优化电路级 间的阻抗匹配的设计思路。同时采用 55 nm RF CMOS 硅基工艺设计并制作出一款工作于 Ka 频段的功率放大器。与传统的CMOS 功率放大器相比，具有高增益、低功耗、高功率等特点。经过实物加工及裸片测试，结果表明设计的功率放大器在工作频率为 27 ～ 32 GHz 时，小信号增益为 19 ～ 20 dB，输出 1 dB 压缩点为 12 dBm，最大饱和输出功率为 15 dBm，最大功率附加效率为 21.5%，该放大器芯片尺寸为 780 μm×710 μm。
关键词：功率放大器；共源共栅；CMOS
DOI:10.19850/j.cnki.2096-4706.2021.05.014
中图分类号：TN722 文献标识码：A 文章编号：2096-4706（2021）05-0060-04
Design of Ka Frequency Band CMOS Power Amplifier Based on cascode Structure
ZHEN Jianyu1 ，CHEN Na 2
（1.The 13th Research Institute of China Electronics Technology Group Corporation，Shijiazhuang 050051，China； 2.CEIEC，Beijing 100036，China）
Abstract：By analyzing the basic principle of cascode power amplifier，this paper proposes a novel design idea based on cascode interstage circuit structure，which optimizes the impedance matching between circuit stages. At the same time，a power amplifier working in Ka frequency band is designed and manufactured by using 55 nm RF CMOS silicon based process. Compared with the traditional CMOS power amplifier，it has the characteristics of high gain，low power consumption and high power. After physical processing and wafer testing，the results show that the power amplifier designed in this paper has a small signal gain of 19 ～ 20 dB，an output compression point of 1 dB of 12 dBm，a maximum saturated output power of 15 dBm，a maximum power additional efficiency of 21.5%，and a chip size of 780 μm×710 μm when the operating frequency is 27 ～ 32 GHz.
Keywords：power amplifier；cascode；CMOS
参考文献：
[1] 池保勇，余志平，石秉学 .CMOS 射频集成电路分析与设 计 [M]. 北京：清华大学出版社，2006.
[2] CHEN T，SUN X，WU J，et al. A 2.4 GHz GaAs HBT stacked power amplifier with inductance compensation [J].IEICE Electronics Express，2013，10（16）：2-5.
[3] JEONG G H，JOO T，HONG S C. A Highly Linear and Efficient CMOS Power Amplifier With Cascode–Cascade Configuration [J].IEEE Microwave and Wireless Components Letters，2017，27（6）： 596-598.
[4] CHANG M，REREIZ G M. A 26 to 40GHz Wideband SiGe Balanced Power Amplifier IC [C]//2007 IEEE Radio Frequency Integrated Circuits （RFIC） Symposium.Honolulu：IEEE，2007： 729-732.
[5] XIA J J，CHUNG A，BOUMAIZA. 25% PAE in 45nm SOI CMOS [C]//2017 IEEE MTT-S International Microwave Symposium （IMS）.Honolulu：IEEE，2017：1691-1694.
[6] PIERCO R，TORFS G，KEULENAER T D，et al. A Ka-band SiGe BICMOS power amplifier with 24 dBm output power [J].Microwave and Optical Technology Letters，2015，57（3）：718–722.
[7] 王尊峰，杨保国，马景芳 . 基于 TRL 校准的夹具测试技 术浅析 [J]. 国外电子测量技术，2017，36（7）：110-113.
[8] LIANG Y，LI N，WEI F，et al. A 60GHz digitally-assisted power amplifier with 17.2dBm Psat，11.3% PAE in 65nm CMOS [J].2015 IEEE MTT-S International Microwave Symposium.Phoenix：IEEE， 2015：1-4.
作者简介：甄建宇（1987—），男，汉族，河北张家口人，工 程师，硕士研究生，研究方向：微波毫米波集成电路设计。