摘 要：基于90 nm GaAs PHEMT 工艺设计了一款二次倍频器芯片，通过探针台对芯片性能进行了评估。倍频器芯片输 入频率为9 ～ 15 GHz，输出频率为18 ～ 30 GHz。芯片电路中包含了输入、输出两级驱动放大器、一个二次倍频器和一个带通滤波器，可以实现将典型输入功率为3 dBm 的9 ～ 15 GHz 的输入信号倍频输出为功率大于15 dBm 的18 ～ 30 GHz 的二倍频输出信号，并且输出的二倍频信号对基波信号的抑制度可以达到30 dBc 以上。倍频器芯片的尺寸为1.9 mm×1.2 mm。
关键词：GaAs；PHEMT；倍频器；芯片；谐波抑制
中图分类号：TN771 文献标识码：A 文章编号：2096-4706（2020）23-0025-04
Design of Second Frequency Multiplier Chip Based on 90 nm GaAs PHEMT Process
REN Xuan
（The 14th Research Institute of China Electronics Technology Group Corporation，Nanjing 210013，China）
Abstract：Based on 90 nm GaAs PHEMT process，a second frequency multiplier chip is designed，and the performance of the chip is evaluated by the probe station. The input frequency of the frequency multiplier chip is 9 ～ 15 GHz and the output frequency is 18 ～ 30 GHz. The chip circuit contains of an input and output two-stage driver amplifier，a second frequency multiplier and a band-pass filter，which can double the input signal of 9 ～ 15 GHz with a typical input power of 3 dBm to the output signal of 18 ～ 30 GHz with a power greater than 15 dBm，and the suppression of the output second frequency multiplier signal to the fundamental signal can reach more than 30 dBc. The size of the frequency multiplier chip is 1.9 mm×1.2 mm.
Keywords：GaAs；PHEMT；frequency multiplier；chip；harmonic suppression
参考文献：
[1] YU L T，CHEN P Y，WANG H. A broadband PHEMT MMIC distributed doubler using high-pass drain line topology [J].IEEE Microwave Wireless Components Letter，2004，14（5）：201-203.
[2] JUNG D Y，PARK C S. A Low-Power，High-suppression V-bandFrequency Doubler in 0.13um CMOS [J].IEEE Microwave and WirelessComponents Letters，2008，18（8）：551-553.
[3] KALLFASS I，TESSMANN A，MASSLER H，et al.Balanced active frequency multipliers for W-band signal sources [C].IEEE European Microwave Integrated Circuits Conference Symp，2011：101-104.
[4] 王凯.X 波段倍频器研究与设计 [D]. 成都：电子科技大学，2010.
[5] 陈茄. 超宽带有源倍频器MMIC 的设计 [D]. 成都：电子科技大学，2009.
[6] 徐兴福.ADS2008 射频电路设计与仿真实例 [M]. 北京：电子工业出版社，2009.
作者简介：任璇（1980—），女，汉族，安徽巢湖人，工程师，本科，毕业于武汉理工大学，研究方向：微波芯片发展